[MK위클리반도체] 시스템 반도체 초미세공정 기술이 5나노미터(㎚·1㎚는 10억분의 1m) 미만으로 치달으며 세계 반도체 업계를 주도하는 삼성전자와 대만의 TSMC, 미국의 인텔 간 신경전도 가열되고 있다.
팻 겔싱어 인텔 최고경영자(CEO)는 최근 웹캐스트를 통해 인텔의 향후 초미세공정 로드맵을 공개했다. 인텔은 2025년까지 매년 새 공정 기술을 발표하겠다고 포부를 드러냈다. 2024년에는 2나노급 '20A' 반도체를 양산해 현재 앞서 있는 삼성전자와 TSMC를 추월하겠다고 선언했다. 2025년에는 인텔 18A를 양산한다고 했다. 인텔의 18A는 1.8나노 수준이다. 겔싱어 CEO는 "2025년까지 공정 성능 리더십으로 가는 확실한 길을 모색하기 위해 혁신 로드맵을 가속화하고 있다"고 말했다.
인텔은 또 이날 반도체 수탁생산(파운드리) 고객사로 퀄컴과 아마존을 확보했다고 밝혔다. 특히 퀄컴은 2024년 상용화할 인텔 20A 공정으로 이미 계약했다고 한다. 아마존웹서비스(AWS)에는 반도체 후공정(패키징) 솔루션도 제공한다.
이번 인텔의 기술 로드맵에서 눈여겨볼 점은 인텔이 기존 공정 기술을 '리네이밍(renaming)'했다는 것이다. 인텔은 기존 10나노 슈퍼핀 공정 기술을 '인텔7'으로, 개발 중이던 7나노 공정은 각각 세대에 따라 '인텔4'와 '인텔3'로 이름을 바꿨다고 했다.
업계는 인텔이 삼성전자와 TSMC를 겨냥해 기술 명칭을 바꿨다고 본다. 현재 10나노 미만의 초미세공정을 상용화한 파운드리업체는 단 두 곳, 삼성전자와 TSMC다. TSMC와 삼성전자는 5나노급 반도체를 양산하고 있다. 인텔은 14나노까지 삼성전자·TSMC와 앞서거니 뒤서거니 하며 기술 경쟁을 벌였으나 10나노에서 상용화가 지연됐고 7나노(인텔4·인텔3)는 사실상 포기했다가 올 들어 재도전에 나섰다.
인텔은 그간 삼성전자와 TSMC의 공정 기술이 과대포장돼 있다고 비판해왔다. 인텔의 슈퍼핀 10나노 공정 기술이 삼성전자·TSMC의 7나노 기술보다 실제 반도체 성능 면에서 동등하거나 오히려 앞선다고 주장해왔다. 사실 인텔·삼성전자·TSMC 간 반도체 공정 기술 비교는 업계 전문가들 사이에도 항상 격론이 벌어지는 주제다.
물론 삼성전자와 TSMC도 인텔의 도전을 가만히 지켜보지만은 않는다. TSMC는 대만 타이난 소재 공장에 3나노급 반도체 생산설비를 설치하기 시작했다고 대만 언론들이 이달 초 전했다. 이미 애플과 인텔·AMD 등이 TSMC의 3나노 파운드리 고객사로 계약까지 맺었다는 얘기도 많다. TSMC는 올해 3나노 반도체를 시범 생산하고 내년부터 본격적인 양산을 시작한다는 계획이다.
또 대만 디지타임스 등에 따르면 대만 정부는 TSMC의 현지 2나노 반도체 공장 신설 계획도 승인했다고 한다. 2나노 반도체 공장도 슬슬 윤곽이 드러나는 셈이다. 2나노 공장의 위치는 대만 반도체 산업의 본산이라 할 신주과학기술단지다. 웨이저자 TSMC CEO는 이와 관련해 "올해 말까지 2나노 시험 생산라인을 완성할 것"이라고 최근 밝히기도 했다. TSMC는 2024년까지 2나노 반도체를 상용화한다는 목표다.
TSMC를 추격 중인 삼성전자도 3나노 반도체 상용화에 전력을 다하고 있다. 삼성전자는 올해 2분기 실적을 공개하며 "올해 하반기 중으로 4나노 1세대 반도체를 양산하고, 내년에는 3나노 1세대 제품을 상용화할 것"이라고 설명했다. 삼성전자는 또 2023년에 3나노 2세대 제품을 내놓겠다는 계획도 제시했다.
삼성전자는 4나노 반도체 생산 기지를 구체적으로 언급하지는 않았다. 하지만 하반기 본격 가동되는 경기도 평택 2라인이 유력하다. 삼성전자는 또 미국 텍사스주 오스틴 파운드리 증설 계획도 검토 중인데, 계획대로 증설된다면 오스틴은 2023년께 3나노 반도체 생산기지가 될 가능성이 높다.
삼성전자는 이재용 부회장의 가석방도 투자시계의 핵심 변수다. 이 부회장은 오는 9일 법무부의 8·15 광복절 가석방 심사를 받는다. 정부가 가석방 내지는 특별사면을 최종 확정한다면 이 부회장은 13일 또는 14일 석방된다. 그가 석방된다면 그간 지체돼온 삼성전자의 투자 결정이 빨라질 수 있다는 전망이 지배적이다.
▲ 반도체 생산 공정 기술 비교. <제공=삼성전자>
▲ 게이트올어라운드(GAA) 반도체 생산 공정 기술 비교. <제공=삼성전자>
▲ 대만 남부 타이난의 TSMC 공장. <사진제공=TSMC
삼성전자는 인텔·TSMC와의 3나노 대결을 위해 게이트올어라운드(GAA)라는 신기술을 준비 중이다. 반도체 트랜지스터는 전류가 흐르는 '채널'과 전압이 가해지는 '게이트'를 통해 동작한다. 이때 채널과 게이트가 닿는 면이 클수록 반도체 성능이 올라간다. 초기 평판 트랜지스터는 게이트와 채널이 하나의 평면에서 만나는 구조로, 트랜지스터 크기가 작아질수록 채널·게이트가 짧아져 전류가 누설되는 등 단채널 현상이 발생한다. 그래서 평판 트랜지스터 크기는 20나노미터가 한계였다.
삼성전자와 TSMC, 인텔 등 첨단 반도체 기업은 2010년대 초 핀펫 공정을 개발해 20나노 미만 공정 기술 돌파에 성공했다. 채널이 요철(凸) 형태로 세워져 지느러미(핀·fin) 모양의 게이트와 맞물린 형태의 트랜지스터다. 트랜지스터가 작아지면서도 채널과 게이트가 닿는 면이 커져 성능 향상이 가능하다.
핀펫 기술도 10나노 미만으로 공정이 발달하며 점차 한계에 부딪히고 있다. 인텔과 TSMC는 3나노급 반도체에도 핀펫 구조를 유지하되 2나노 반도체부터 GAA 기술을 적용할 계획이다. 반면 삼성전자는 아예 3나노부터 GAA 공정으로 시작해 기술 격차를 벌린다는 목표다.
GAA는 게이트가 가늘고 긴 와이어(선) 형태의 채널을 전방위로 감싼 구조다. GAA 트랜지스터의 채널은 나노와이어(nanowire)라고도 부른다. 트랜지스터 크기를 더욱 작게 하면서, 더 많은 전류를 흐르게 하는 구조다.
일반적 GAA 트랜지스터의 기술적 난관은 채널을 선으로 만들면 충분한 전류를 얻기 힘들다는 것이다. 삼성전자는 이를 극복하기 위해 와이어 대신 '얇은 종이(나노시트)' 형태의 채널을 만들었다. 삼성전자는 이 같은 독자적 GAA 기술을 'MBCFET(Multi-Bridge Channel Field Effect Transistor)'으로 명명했다.
삼성전자의 MBCFET은 TSMC와의 파운드리 격차를 좁히고, 인텔을 견제하기 위한 신무기다. 반도체 업계는 GAA 공정 기반의 첫 번째 반도체는 삼성전자 제품이라는 데 이견이 없다. 다만 MBCFET이 시장에서 성공을 거둘지는 미지수다. 하지만 2030년 파운드리 1위를 노리는 삼성전자에 MBCFET은 반드시 넘어야 할 과제다.
물론 삼성전자와 TSMC도 인텔의 도전을 가만히 지켜보지만은 않는다. TSMC는 대만 타이난 소재 공장에 3나노급 반도체 생산설비를 설치하기 시작했다고 대만 언론들이 이달 초 전했다. 이미 애플과 인텔·AMD 등이 TSMC의 3나노 파운드리 고객사로 계약까지 맺었다는 얘기도 많다. TSMC는 올해 3나노 반도체를 시범 생산하고 내년부터 본격적인 양산을 시작한다는 계획이다.
